Intel Israelの特許紹介 その2

[特許] Generating and performing dependency controlled flow comprising multiple micro-operation (uops)
http://www.google.st/patents/US20090327657

RS(reservation station)が、特定のclockに基づいたdispatchの枠組みを持つ、複数のuop達から構成される依存制御型のflowを生成・処理しうるprocessor。

RSは2つ以上のuopを1つのRS entryへ結合するか、もしくは2つ以上のRS entryの直結を作ることができる。RSは3つ以上のsource値を単一のRS entryに連想付けすることができる。1つ以上の実行unit達が、先のuop達によって定義されている機能を実行する。実行unit達はある時点において3つ以上のsource達を受け取り、2つ以上の結果をそれぞれ異なるportへ生成する。

/* 途中の説明にもあるように、FMA3もこれで安泰(?)。Agner氏の最適化manualの内容を振り返ると、既にHaswellでやってる感。他と比べて若干古い特許だし。 */


[特許] Method and apparatus for cutting senior store latency using store prefetching
http://www.google.com/patents/WO2013101213A1

Storeについて、store-bufferからcacheへstore dataをretireするより前(この時点では実際に使う正しいstore dataかどうかわからない)に書き込み先のcache-lineのprefetchを行う。


[特許] Apparatus and method for memory-mapped register caching
https://www.google.com/patents/US20140189191

architectural register fileが、register fileとL1内architectural register領域の組み合わせとして物理的に実装されているprocessor。architectural registerの物理的な所在を割り出すことは、DLT(data location table)を引くことで達成される。

Intel Israelの特許紹介 その1

IDF2015 Shenzhen(http://www.intel.com/content/www/us/en/intel-developer-forum-idf/shenzhen/2015/idf-2015-shenzhen.html)の直前ながらIntel Isaelの特許紹介。Skylakeで実施されるかどうかはわかりません。

[特許] Performing Local Power Gating In A Processor

http://www.google.com/patents/US20140006817

実行unitをpower gateするlocal power gate回路が実行unit毎のpower gateを行う。

/* 現行のprocessorはcore単位のpower gateをしているが、実行unit単位であり、粒度が細かいという話。 */

[特許] Power reduction by using on-demand reservation station size 

http://www.google.com/patents/US20140189328

Reservation stationの電力削減に関する特許。

Reservation stationを複数のentry から成る複数のbundleと呼ぶ単位に分ける。個々のbundle達はwriteが可能な'open'状態と、writeが不可能な'close'状態を持っていて、その状態を切り替え可能。closeのときはpower controllerによってswitchがoffされる。